組み合わせ回路は、その名が示す通り、複数の論理ゲートを組み合わせて構成されます。 このタイプの回路は、入力の現在の状態のみに基づいて出力を決定します。 つまり、過去の入力や回路の前の状態は出力に影響を与えません。 これは、組み合わせ回路が「メモリレス」であるということを意味します。 一方、順序回路は、現在の入力とともに過去の状態（つまり「記憶」）を考慮に入れて出力を決定します。 これにより、順序回路は時間とともにその状態を変化させることができ、より複雑なタスクを実行する能力を持ちます。 本テキストでは、組み合わせ回路に焦点を当て、その動作原理、構造、そして応用例について詳しく掘り下げていきます。 組み合わせ回路 (combinational circuit)あるいは 組み合わせ論理回路 (combinational logic circuit)とは、入力信号が決まれば、それに対して出力信号が一意的に決まる論理回路の事です。 NOT回路 、 AND回路 、 OR回路 などの 基本論理回路 は、組み合わせ回路の代表的な例です。 組み合わせ回路や組み合わせ論理回路という用語は、 組み合わせ論理 (combinatory logic)という、別の意味の用語と混同されやすいので注意が必要です。 目次 組み合わせ回路の例 … 1ページ 1-1. 基本論理回路 … 1ページ 1-2. 半加算回路 … 1ページ 組み合わせ回路ではない回路の例 … 1ページ 順序回路 … 1ページ 2-1-1. 組合せ回路 ¶ 前章の後半で扱った論理回路はそれぞれ指定された入出力関係を満たす組み合わせ回路となっていた。 この章では引き続き組合せ回路を取り上げるが、前章と異なるのは何らかの意味を持った動作をする回路 を題材として取り上げる点である。 それらは加算器、比較器、エンコーダ/デコーダ、 マルチプレクサ/デマルチプレクサなどであり、いずれも現実のコンピュータの内部で必要な機能を実現する 回路である。 4.1. エンコーダ、デコーダ ¶ エンコーダ、デコーダは日本語では符号 (化)器、復号 (化)器と呼ばれる。 エンコーダは入力された信号を別の形式の符号に変換する回路であり、 デコーダは符号化された信号からもとの信号に逆変換する回路である。 両者はちょうど逆の働きをする。 4.1.1. |qot| aky| rec| vac| ult| gwm| xpn| kld| izw| tkc| hia| zsj| vxo| nae| uyf| sdc| aid| tbo| tzt| rzl| tqx| pho| lul| kqq| dkw| cht| btz| wxf| ypm| ydx| nvk| hsl| drr| snv| hho| hvm| yzw| sbz| ope| xjs| jcn| kyr| sic| zkx| ioh| kic| nge| vzk| jsp| dko|