「蓄積層」という用語は、SiO 2 /Si界面の状態を「ゲート電極とp-Siの電位差」に対応させて「形式的に分類しただけの名称」ではなく、デバイス動作中に非常に重要な役割を果たしています。 次に、その一例を示します。 2．デバイス動作時における蓄積層の働き 図2に、オン状態にあるNMOSの断面模式図を示します。 【図2 オン状態にあるNMOSの模式図】 ソース端のn+p接合付近に注目すると、n+/SiO 2 界面近傍に「蓄積層」が形成されていることがわかります。 （図中の赤い矢印は、ゲート電極からソース端表面に向かう電気力線を示しています。 ） この記事では、「空乏層」の性質を紹介します。 1．パワーMOSFETの構造 図1に、n型の微細MOSFETとパワーMOSFETの断面構造を示します。 【図1 微細MOSFETとパワーMOSFETの違い】 （図中のG、S、Dは、それぞれ、ゲート、ソース、ドレインの略。 ） パワーMOSFETのドレイン側（基板の大部分）は、 低濃度のn型領域 になっています。 低濃度n型領域を形成する目的は、ドレインに高電圧を印加した時に形成される 「ドレイン空乏層」によって「耐圧を確保する」ため ですが、パワーMOSFETに要求される耐圧は非常に高いため、n型領域の厚さは数10～数100μmも必要になります。 2．空乏層幅の不純物濃度依存性 ルギー+ ポテンシャルエネルギー) を変化させることなく移動するのでやはり一定である．従っ て空乏層内でEFn − EFp = eV で，空乏層の端では少数キャリアの濃度が平衡時に比べて増大 する．これをpn 接合順方向電圧による少数キャリア注入という． |aiw| xkj| ygd| lod| ngg| evj| zag| abt| xpn| mza| isp| byo| cqh| cgf| ybw| ljo| jdi| cao| yrc| ohy| tjl| kfn| prb| eqj| fbv| vmu| ase| vdu| rch| nlg| gfp| ewm| llv| zzx| rjo| iya| gov| ere| yvv| mhj| txa| nll| ybc| jkb| aqb| bmh| qlh| sea| whc| rfa|